記憶セルを集積し、DRAM操作命令のデコードと該当記憶セルの情報操作、そして記憶セル情報の保持を行う 集積回路(Integrated Circuit, IC)がDRAM ICです。 碁盤上に配置された記憶セルアレイと、デコード回路やラッチ回路などの制御回路を ICとして集積しています。
記憶セルは、行アドレス(Raw Address)と列アドレス(Colum Addres)と呼ばれる 2つのアドレス形式の組み合わせで選択されます。 まず行アドレスで該当する行アドレスのセル情報を読み出して、 取得した全セルデータからの該当する列アドレスのセル情報をを選択します。
またデータ幅は4bitから32bitまであり、製品によってまちまちです。

かつてDRAMは記憶セル操作命令のための行アドレス信号のラッチによって非同期に動作していましたが、 DRAMが高速化されるにつれ、非同期DRAMでは限界が見えてきていました。 そこで、現在主流である同期クロック信号でデータ入出力を行うSDRAM(Syncronous DRAM)が 登場しました(図2.3 参照)。 当時最も高速だったEDO DRAM(Extended Data Output DRAM) と呼ばれる非同期DRAMの動作クロックは 40MHzでしたが、SDRAMは初期の段階から同期クロック66MHzであり、 その後も100MHz、133MHzとどんどん高速化されて行きました。 SDRAMはまた、バースト転送が可能となったため、 100MHzの同期クロックで最大800MB/sもの帯域を持つ特徴もあります。
また、SDRAMは内部に複数のDRAMを構成することができ、これをバンク(Bank)と呼んでいます。

図2.3 SDRAM IC

当初SDRAMは同期クロック信号の立ち上がりとだけ同期して動作するSDR(Single Data Rate)方式でしたが、 信号の立ち上がりと立下がりの両方に同期して情報データを転送するDDR(Dual Data Rate)方式のSDRAMが 開発されました。 DDR SDRAMの特徴はSDR SDRAMと同じ同期クロック信号を用いても2倍のデータ転送速度である事、 そして、SDRAMの技術の応用であるため、高速化しても製造コストが抑えられ、開発も早いという点です。
DDR SDRAMは現在DDR SDRAMの4倍の転送速度を持つDDR3 SDRAMが開発されました。 規格上の最大DRAM帯域は12.8GB/sですが、現在PC3-8500(DDR3-1066)という同期クロック周波数533MHz、 DRAM帯域8.53GB/sのSDRAMが市場に流通しています。

DIMM(Dual Inline Memory Module)

SDRAM ICを複数搭載し、DRAMモジュール化したのがDIMMです(図2.4 参照)。 かつてはSIMM(Single Inline Memory Module)を採用されていました。 しかし、SIMMはアドレスバスが32ビットであり、 Pentium CPUのメモリアドレス幅が64ビットとなったため、 64ビット幅に対応したDIMMに置き換わりました。
DIMMには、Rankと呼ばれるモジュールの動作構成単位を持ち、 Intel975XではDIMM一枚あたり最大2Rank実装可能で、1Rankあたり4Bankまたは8Bank実装し、 さらに1Channelあたり最大4GBのメモリを実装できます。

図2.4 DIMM基盤（SDRAM PCI133 CL3)